Ich war von der Berichterstattung über IBM Pressemitteilung gestern, die eine Allianz, die die ersten 7 nm Testchips mit funktionierenden Transistoren hergestellt ergab fasziniert.
Es ist ein guter Schritt, um zu beweisen, dass schrumpft Transistordichte kann zu diesem Knoten weiter, aber es ist auch wichtig zu beachten, daß der IBM-Gruppe ist bei weitem nicht die einzige Gruppe, die auf diese neuen Knoten zu erreichen, und dass es viele Schritte zwischen jetzt und tatsächliche Produktion.
Die Ankündigung erklärte, dass die Chips wurden an der SUNY Polytechnic Institute Colleges of Nanoscale Science and Engineering (SUNY Poly CNSE) durch ein Bündnis, das IBM Research, Globalfoundries und Samsung enthält produziert. Diese Gruppen wurden zusammen für einige Zeit von IBM an einer Stelle arbeiten hatte eine "gemeinsame Plattform", die Chips zusammen mit Samsung und Globalfoundries erstellt. Während diese Plattform nicht mehr vorhanden ist, die Gruppen noch zusammenarbeiten: IBM vor kurzem verkauft seine Chip-und Teezubereitung und viele seiner Chips Patente Globalfoundries (was eine große Chipfabrik nördlich von Albany hat), und Globalfoundries hat Samsungs 14nm-Prozesstechnologie lizenziert machen Chips an diesem Knoten.
Kleinere Transistoren sind wichtig, je kleiner der Transistor, desto mehr Transistoren auf einem Chip zu passen, und mehr Transistoren bedeutet leistungsfähigere Chips. IBM glaubt, dass die neue Technologie für Chips mit mehr als 20 Milliarden Transistoren, die ein großer Schritt vorwärts aus bestehenden Technologie ermöglichen würde; heutigen modernsten Chips werden mit 14nm-Technologie, die bisher nur Intel und Samsung ausgeliefert wurden, obwohl TSMC ist geplant, um die Massenproduktion von 16nm-Chips noch in diesem Jahr beginnen. A 7 nm Voraus wäre ein großer Schritt nach vorn.
Die tatsächlichen Technologien beteiligt Transistoren mit Silizium-Germanium (SiGe) Kanäle erstellt hergestellt unter Verwendung Extreme Ultraviolet (EUV) Lithographie auf mehreren Ebenen. IBM sagte, diese beiden waren Branchenneuheiten, und dies ist die erste formelle Ankündigung Ich habe zu arbeiten Chips mit diesen beiden Technologien gesehen.
Beachten Sie aber, dass andere Gruppen sind mit den gleichen Technologien arbeiten. Jeder Chip-Hersteller ist die Bewertung EUV-Technologie, meist unter Verwendung von Chip-Ausrüstung von ASML. Intel, Samsung und TSMC haben alle in ASML investiert, um die Entwicklung der EUV-Technologie, und vor kurzem, sagte ASML einem US-Kunden wahrscheinlich Intel-zugestimmt, 15 solcher Werkzeuge zu kaufen.
Es kann sein, dass die Verwendung von SiGe Kanäle desto signifikanter Entwicklung. Zahlreiche Unternehmen haben als andere Arten von Materialien als Silizium, Materialien, die für eine schnellere Schalttransistor und geringerer Energieverbrauch ermöglichen kann. Applied Materials, zum Beispiel, hat sich über die Verwendung von SiGe bei 10 nm oder 7 nm gesprochen.
In der Tat, viele Unternehmen, darunter IBM und Intel-talk über das Verschieben über SiGe, um Materialien wie III-V-Verbindungen bekannt, wie Indium-Galliumarsenid (InGaAs), die höhere Elektronenmobilität aufweisen. IBM kürzlich eine Technik zur Verwendung von InGaAs auf Silizium-Wafern.
Die gestrige Ankündigung ist von einem Labor Sicht wegen der beteiligten Technologien interessant, aber es gibt immer eine beträchtliche Lücke zwischen Labor Innovation und kostengünstige Massenproduktion. Die Massenproduktion von 10nm-Chips, die vor 7 nm diejenigen kommen wird, ist noch nicht zu einem Erfolg werden.
Ein großes Anliegen war die hohen Kosten für die Umstellung auf neue Technologien. Während Intel, Samsung und TSMC konnten kleinere Knoten zu bewegen, sind die Kosten für die Erstellung Chip-Designs an solche Knoten teurer, zum Teil wegen der Komplexität der Konstruktion und teilweise, weil mehr Schritte erforderlich sind, bei der Verwendung von Techniken wie Doppel -patterning-etwas EUV könnte zu lindern, aber wahrscheinlich nicht zu beseitigen. Es wurde auch die Sorge, dass tatsächliche Chipdichte Skalierung hat sich verlangsamt: IBM die Ankündigung, sagte seine 7 nm-Prozess "in der Nähe von 50 Prozent Bereich Skalierung Verbesserungen gegenüber der derzeit modernsten Technologie erreicht." Das ist gut, aber traditionelle Mooresche Gesetz Skalierung gibt Ihnen eine 50-prozentige Verbesserung in jeder Generation und 7 nm ist zwei Generationen entfernt.
An einem typischen Law Tempo Moores, die Sie erwarten würden, um zu sehen 10nm Fertigung beginnt gegen Ende des nächsten Jahres (seit den ersten 14nm-Chips begann mit der Herstellung am Ende 2014), aber der Übergang zu 14 nm-Logik dauerte länger, als für alle die erwartete Chiphersteller. DRAM Trägern schaffen neue Generationen, die weit weisen weniger als 50 Prozent Skalierung, wie DRAM nähert Molekulargrenzen und NAND Maschinen sind meist Backoff vom planaren Skalierung und anstatt sich auf 3D NAND bei größeren Geometrien. So wird es nicht allzu überraschend zu sehen, die Zeit zwischen den Generationen zu verlängern oder die Skalierung weniger dramatisch. Auf der anderen Seite, haben Intel Führungskräfte sagte, dass, während die Kosten für die Herstellung jeder Wafer weiterhin für neue Technologien steigen, erwarten sie auch weiterhin traditionelle Skalierung Fortschritte in die nächsten Generationen zu erhalten, so dass die Kosten pro Transistor wird auch weiterhin an einem Rückgang Geschwindigkeit, die ausreicht lohnt es sich, Skalierung weiter zu machen. (Intel sagte auch, es glaubte, es könnte 7nm ohne EUV zu machen, wenn nötig, auch wenn es lieber EUV haben.)
Die Arbeit von IBM, SUNY Poly, und ihre Partner auf 7 nm-Chips scheint ein wichtiger Schritt auf dem Weg zur bereitet solche Chips für die Massenproduktion gegen Ende des Jahrzehnts. Obwohl wir immer noch weit davon entfernt, eine kostengünstige Massenproduktion, ist diese Ankündigung ein klares Zeichen dafür, dass auch dann, wenn das Moore'sche Gesetz kann verlangsamen, wird es für mindestens ein weiteres paar Generationen weiter.
No comments:
Post a Comment